一、結(jie)構(gou)特點

　　本(ben)系(xi)統(tong)由(you)鋁木合金箱體、高(gao)性(xing)能(neng)穩(wen)壓(ya)電(dian)源(yuan)、系(xi)統(tong)控制部(bu)件(jian)、開放式實(shi)(shi)驗電(dian)路(lu)區等(deng)組成(cheng)(cheng)(cheng)。全部(bu)實(shi)(shi)驗用信號線的(de)(de)連(lian)接采用排線，操作(zuo)方便，接觸可(ke)靠。基(ji)礎實(shi)(shi)驗基(ji)于(yu)中小規(gui)模集(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)，綜(zong)合性(xing)實(shi)(shi)驗基(ji)于(yu)在系(xi)統(tong)可(ke)編程(cheng)核(he)心(xin)器件(jian)，資源(yuan)向(xiang)學(xue)生開放，可(ke)以(yi)完成(cheng)(cheng)(cheng)“計(ji)(ji)算機(ji)組成(cheng)(cheng)(cheng)原(yuan)理"、“計(ji)(ji)算機(ji)結構與邏輯設計(ji)(ji)"、“在系(xi)統(tong)編程(cheng)"、“VHDL設計(ji)(ji)"、“電(dian)子系(xi)統(tong)綜(zong)合設計(ji)(ji)"等(deng)課(ke)程(cheng)的(de)(de)實(shi)(shi)驗，并可(ke)以(yi)進行(xing)“專(zhuan)用集(ji)成(cheng)(cheng)(cheng)電(dian)路(lu)設計(ji)(ji)"的(de)(de)驗證實(shi)(shi)驗。本(ben)實(shi)(shi)驗箱適用于(yu)本(ben)專(zhuan)科(ke)院(yuan)校計(ji)(ji)算機(ji)專(zhuan)業和其(qi)它相關專(zhuan)業的(de)(de)相關課(ke)程(cheng)的(de)(de)實(shi)(shi)驗和創新設計(ji)(ji)。

　　二(er)、技術性能

　　1、硬件系統采用(yong)高性能單(dan)片機89S52和LATTICE公(gong)司CPLD器(qi)件的(de)有機結合(he),使系統的(de)硬件控(kong)制電路(lu)精(jing)簡而可靠(kao)。

　　2、提(ti)供手動、自(zi)動和(he)聯(lian)機三種工作方(fang)式，滿足不同層(ceng)次(ci)實驗的監(jian)視需要。

　　3、具有完(wan)善的系(xi)統(tong)(tong)檢(jian)測電路和系(xi)統(tong)(tong)保護電路設(she)計,使實驗系(xi)統(tong)(tong)更(geng)易于維護和使用。

　　4、系統自備雙通道邏(luo)輯示波器，便于實(shi)驗過程中時序信號的測量。

　　5、系統和電(dian)腦采用RS232/USB通信方式。

　　6、實驗(yan)系(xi)統(tong)采(cai)用總線(xian)結(jie)構，使實驗(yan)計(ji)算機具有結(jie)構簡單清(qing)晰、擴展方便、靈活易變等諸多優點，實驗(yan)時只要(yao)少(shao)些接線(xian)即可(ke)。

　　7、創新擴展FPGA實驗模塊，實現復雜模型機的設計實驗。

　　8、專為(wei)本機(ji)配備的(de)動態集成調試運行軟件以圖形化的(de)界面顯示模型機(ji)內(nei)部數據的(de)流向和各種(zhong)控(kong)制信號的(de)狀態以及時序關系。

　　三、硬件技(ji)術指標

　　1、實(shi)驗電路(lu)工作電源(yuan)(yuan)：+5V/2A、±12V/0.5A，每(mei)路(lu)均帶有短(duan)路(lu)保(bao)護和自動(dong)關斷功能，每(mei)路(lu)帶電源(yuan)(yuan)指(zhi)示。其中(zhong)+5V電源(yuan)(yuan)設計有過壓、過流(liu)、欠(qian)壓保(bao)護功能，待電路(lu)中(zhong)故障排除后，自動(dong)恢復(fu)供(gong)電，確保(bao)設備和人(ren)身安(an)全。

　　2、實驗系統的字長為8位。

　　3、實驗系統(tong)的(de)基本指令系統(tong)類PC 機，有多種指令格式，多種尋址方(fang)式。

　　4、主存儲器(qi)采用8K字節靜態存儲器(qi)6264，用于(yu)存放用戶程序和數據。

　　5、配運算器模塊，由4片4位的算術邏(luo)輯單元功能(neng)發(fa)生器級聯而成。每片內實現(xian)16種(zhong)二進(jin)制算術運算及16種(zhong)邏(luo)輯運算，可進(jin)行8位、16位運算器實驗。

　　6、控制器采(cai)用微程(cheng)序(xu)方(fang)案實現，控存字(zi)長為24位，可用最大容量為1024字(zi)節(jie)，且用電可擦寫的E2ROM存儲器芯片(pian)組成，支(zhi)持(chi)動態微程(cheng)序(xu)設計。

　　7、實驗(yan)系統工作頻率源由555時(shi)基電路(lu)和74LS123可再觸(chu)發單穩態多(duo)諧振蕩器(qi)組成產生(sheng)，頻率范(fan)圍為330HZ～580HZ。可以同(tong)時(shi)產生(sheng)四種(zhong)不同(tong)時(shi)序的(de)時(shi)鐘信號(hao)。

　　8、實驗系統(tong)配有微(wei)程(cheng)(cheng)序手(shou)動輸入(ru)(ru)并(bing)顯示模塊，裝有24個微(wei)程(cheng)(cheng)序輸入(ru)(ru)開關，用(yong)于輸入(ru)(ru)微(wei)程(cheng)(cheng)序。

　　9、配(pei)有(you)手(shou)動16位(wei)數據(ju)輸(shu)入模塊，裝有(you)16個數據(ju)輸(shu)入開關(guan)，用于(yu)輸(shu)入16位(wei)數據(ju)。

　　10、配8個(ge)(ge)控制(zhi)開(kai)關，2個(ge)(ge)微動開(kai)關，用于手動控制(zhi)整機的(de)運行(xing)和切換運行(xing)方式(shi)等。

　　11、配2位七段數碼(ma)管(guan)(guan)以(yi)顯(xian)示程序運行(xing)的結(jie)果(guo)。另配置6個數碼(ma)管(guan)(guan)，用于交通燈顯(xian)示。

　　12、配微地(di)址發生(sheng)器模塊(kuai)(kuai)和微地(di)址顯(xian)示模塊(kuai)(kuai)、微地(di)址控制模塊(kuai)(kuai)。

　　13、配數據(ju)總(zong)線(xian)顯(xian)示模塊，用于(yu)顯(xian)示數據(ju)總(zong)線(xian)上的動(dong)態數據(ju)。

　　14、配總線地址顯示模塊，用于顯示地址總線上的動態地址。

　　15、配有一個雙向通用移位(wei)寄存(cun)器，以實現邏輯移位(wei)功(gong)能(neng)。

　　16、具有超(chao)前進位控制邏輯。

　　17、配有指令寄存(cun)器和地(di)址(zhi)寄存(cun)器。

　　18、主機(ji)(ji)上設計有二片大規模(mo) CPLD 和(he)(he)強51單片機(ji)(ji)作為整機(ji)(ji)的主控器件，可以在(zai)自(zi)動方式下完成全部(bu)部(bu)件實(shi)驗(yan)(yan)和(he)(he)整機(ji)(ji)模(mo)型機(ji)(ji)設計實(shi)驗(yan)(yan)。

　　19、配有并行I/O接口電(dian)路8255，實現帶輸(shu)入輸(shu)出接口的(de)模型機的(de)設計。

　　20、配有定(ding)時/計數器(qi)接口電路8253。實(shi)現帶定(ding)時/計數器(qi)功能的模型機的設計。

　　21、配有中斷控(kong)制(zhi)器(qi)8259。實現帶中斷功能(neng)的模型機的設計(ji))。

　　22、配有(you)雙端口存儲器IDT713200。

　　23、模數(shu)A/D和數(shu)模D/A轉換(huan)(huan)電路，實現數(shu)模和模數(shu)的轉換(huan)(huan)(C9JH有(you))。

　　24、配(pei)置ALTERA EPM240核心(xin)模塊(kuai)，實現具備多功能復雜模型(xing)機的設計(ji)實驗。

　　25、創新自設計(ji)計(ji)算(suan)機體系結構實驗模塊(一個實驗室配1-2套(tao))

　　1)USB設備開發與接口模塊：包含USB核心器件CY7C68013(含8051內核)、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、數據總(zong)線(xian)開關 SN74CB3Q3245、鎖存器 74VHC373、方口USB接口。

　　2)平臺接(jie)口(kou)控制(zhi)用CPLD模塊：包含(han)EPM3512AQC208主芯片、備(bei)頻器DS1080L、JTAG下載接(jie)口(kou)等。

　　3)CPU或IP Core用FPGA模塊：包含核心器件EP1C12Q240C8、配置芯片EPCS4、JTAG下載接口等(deng)。

　　26、實(shi)驗(yan)的(de)連接(jie)(jie)：模(mo)塊間實(shi)驗(yan)線(xian)路的(de)連接(jie)(jie)：全部信號采用排線(xian)連接(jie)(jie)，操作簡便，實(shi)驗(yan)導(dao)線(xian)連接(jie)(jie)穩定可靠。

　　27、機箱：堅固型鋁合(he)金框架，厚實的 ABS 塑(su)料包(bao)角，參考(kao)外形(xing)尺寸 480×360×150mm。

　　四(si)、軟件技(ji)術指標

　　1、實驗系統集成動態調(diao)試運行軟件。

　　2、詳盡(jin)的CAI課件,能將實(shi)驗原理、實(shi)驗目的、芯片、查詢(xun)等功能集(ji)于一(yi)體(ti),便于多媒(mei)體(ti)教學(xue);

　　3、程(cheng)序(xu)和微(wei)程(cheng)序(xu)調試功能，有單步、斷點和連(lian)續等運行方式(shi)。

　　4、有程序(xu)和微程序(xu)讀寫功能。

　　5、以彩(cai)色流程(cheng)圖方式(shi)全程(cheng)監視(shi)程(cheng)序的運行(xing)狀(zhuang)態和運行(xing)結果。

　　6、 用debug讀寫存(cun)貯菜單(dan)，對寄存(cun)器進(jin)行輸入數據和參數設置以及讀出(chu)目標(biao)輸出(chu)信息。

　　五、實驗項目(全部提供源程序(xu))

　　1、基礎(chu)實驗

　　1)8位算(suan)術邏(luo)輯運(yun)算(suan)實(shi)驗

　　2)帶進位(wei)控制(zhi)8位(wei)算(suan)術邏輯運算(suan)實驗(yan)

　　3)16位算術邏(luo)輯運算實(shi)驗(yan)

　　4)移(yi)位(wei)運算器實驗

　　5)存儲(chu)器(qi)實驗

　　6)微控制(zhi)器實驗

　　2、設計性(xing)實驗

　　1)總線控(kong)制實(shi)驗(yan)

　　2)硬布線控制器實驗(yan)

　　3)乘法器設計實驗

　　4)FIFO先進(jin)先出(chu)存儲器實(shi)驗

　　5)數據通(tong)路實驗(yan)

　　6)基本模型機的設計(ji)與實(shi)現(xian)

　　7)擴展8255并行口實驗(yan)

　　8)擴展8253定時(shi)/計(ji)數器實驗(yan)

　　9)擴(kuo)展8259中斷(duan)控(kong)制器實驗

　　10)擴展(zhan)0809 AD轉(zhuan)換(huan)實驗

　　11)擴展0832 DA轉換實驗

　　12)擴展雙端口(kou)存儲器IDT713200實驗(yan)

　　3、綜合設計應用實驗

　　1)帶移位運算(suan)的模型機的設計(ji)與實現

　　2)復雜模型機(ji)的設計與實現

　　3)可(ke)重構原理計算機組成設計實驗

　　4)基于(yu)CISC和(he)RISC處理器構成(cheng)的實(shi)驗計(ji)算機的設計(ji)與實(shi)現(xian)

　　5)用(yong)大規(gui)模芯片(pian)在模型機(ji)的基礎上設計一個8位輸入輸出并(bing)行接口(kou)芯片(pian)8212。

　　6)基于流水技術構成模型計算機的實驗

　　六、實驗箱配置表

一、結構特點

　　本系(xi)統由鋁(lv)木(mu)合(he)金箱(xiang)體(ti)、高性能穩壓(ya)電(dian)源、系(xi)統控(kong)制部件(jian)、開放式實(shi)驗(yan)(yan)電(dian)路區等(deng)組(zu)成(cheng)。全(quan)部實(shi)驗(yan)(yan)用(yong)信號(hao)線(xian)的連接采用(yong)排線(xian)，操作方便，接觸可(ke)靠。基礎實(shi)驗(yan)(yan)基于(yu)中小規模(mo)集(ji)成(cheng)電(dian)路，綜合(he)性實(shi)驗(yan)(yan)基于(yu)在(zai)系(xi)統可(ke)編程核心器件(jian)，資源向學生開放，可(ke)以完成(cheng)“計算(suan)機(ji)組(zu)成(cheng)原理"、“計算(suan)機(ji)結構與邏輯(ji)設(she)(she)(she)計"、“在(zai)系(xi)統編程"、“VHDL設(she)(she)(she)計"、“電(dian)子系(xi)統綜合(he)設(she)(she)(she)計"等(deng)課程的實(shi)驗(yan)(yan)，并可(ke)以進行(xing)“專用(yong)集(ji)成(cheng)電(dian)路設(she)(she)(she)計"的驗(yan)(yan)證實(shi)驗(yan)(yan)。本實(shi)驗(yan)(yan)箱(xiang)適(shi)用(yong)于(yu)本專科(ke)院校(xiao)計算(suan)機(ji)專業(ye)和其(qi)它相(xiang)關專業(ye)的相(xiang)關課程的實(shi)驗(yan)(yan)和創新設(she)(she)(she)計。

　　二、技術(shu)性(xing)能

　　1、硬(ying)件(jian)系統采用高性能單片機(ji)89S52和(he)LATTICE公司CPLD器(qi)件(jian)的有(you)機(ji)結(jie)合(he),使(shi)系統的硬(ying)件(jian)控(kong)制電路精簡而可(ke)靠。

　　2、提供手動(dong)、自動(dong)和聯機三種工作(zuo)方式(shi)，滿足不同層次實驗(yan)的監視需(xu)要(yao)。

　　3、具(ju)有(you)完善(shan)的系統(tong)檢測(ce)電路(lu)和(he)系統(tong)保護電路(lu)設計(ji),使實驗系統(tong)更(geng)易(yi)于維護和(he)使用。

　　4、系統自備(bei)雙通(tong)道邏輯(ji)示波器，便于實(shi)驗過程(cheng)中時序信號的測量。

　　5、系統(tong)和(he)電腦采用RS232/USB通信方式。

　　6、實驗系統采用總線(xian)結構，使實驗計算機(ji)具有結構簡單清晰、擴展方便、靈(ling)活易變等諸多優點，實驗時只要少(shao)些接(jie)線(xian)即可。

　　7、創新(xin)擴展FPGA實(shi)驗模(mo)塊，實(shi)現(xian)復(fu)雜模(mo)型機的(de)設計實(shi)驗。

　　8、專(zhuan)為本機配備的(de)動態(tai)集(ji)成(cheng)調試運行軟件(jian)以(yi)圖(tu)形化的(de)界面(mian)顯示(shi)模型機內部數據的(de)流(liu)向和各種控制信(xin)號的(de)狀態(tai)以(yi)及時序(xu)關系。

　　三、硬件(jian)技術指標(biao)

　　1、實驗電路(lu)(lu)(lu)工作電源：+5V/2A、±12V/0.5A，每路(lu)(lu)(lu)均帶(dai)有(you)短路(lu)(lu)(lu)保護(hu)(hu)和自動關斷功能，每路(lu)(lu)(lu)帶(dai)電源指示。其中+5V電源設(she)計有(you)過壓(ya)、過流、欠壓(ya)保護(hu)(hu)功能，待電路(lu)(lu)(lu)中故障排除后，自動恢復供電，確保設(she)備和人身安全。

　　2、實驗系統的字長為8位(wei)。

　　3、實(shi)驗系統的(de)基本指令系統類PC 機，有(you)多種(zhong)指令格式，多種(zhong)尋址方式。

　　4、主存(cun)(cun)儲器采用(yong)8K字節靜態存(cun)(cun)儲器6264，用(yong)于存(cun)(cun)放(fang)用(yong)戶程序(xu)和數據。

　　5、配(pei)運算器(qi)(qi)模塊，由(you)4片(pian)4位(wei)的算術邏(luo)輯單元功(gong)能發(fa)生器(qi)(qi)級聯而成。每(mei)片(pian)內實現(xian)16種(zhong)二(er)進(jin)制算術運算及16種(zhong)邏(luo)輯運算，可進(jin)行8位(wei)、16位(wei)運算器(qi)(qi)實驗。

　　6、控(kong)制(zhi)器采用(yong)(yong)微程序方(fang)案實(shi)現，控(kong)存(cun)字長為24位，可用(yong)(yong)最大(da)容量為1024字節，且用(yong)(yong)電可擦寫的(de)E2ROM存(cun)儲器芯片組成(cheng)，支持動態(tai)微程序設(she)計(ji)。

　　7、實驗系(xi)統工作頻率源由555時(shi)基電路和74LS123可再觸發單穩態多諧振蕩器(qi)組成產(chan)生(sheng)，頻率范圍為330HZ～580HZ。可以同時(shi)產(chan)生(sheng)四種不(bu)同時(shi)序的時(shi)鐘信號。

　　8、實驗系統(tong)配(pei)有微(wei)程序手動輸入并顯示模塊(kuai)，裝有24個微(wei)程序輸入開關，用于輸入微(wei)程序。

　　9、配有手動(dong)16位數(shu)據輸(shu)入(ru)(ru)模塊，裝有16個數(shu)據輸(shu)入(ru)(ru)開(kai)關，用于輸(shu)入(ru)(ru)16位數(shu)據。

　　10、配8個控制開(kai)關(guan)，2個微動(dong)開(kai)關(guan)，用(yong)于手動(dong)控制整機的(de)運(yun)行(xing)和(he)切換(huan)運(yun)行(xing)方式等。

　　11、配2位七段數碼(ma)管以顯(xian)示(shi)程序運(yun)行的結果。另配置6個數碼(ma)管，用于交通燈顯(xian)示(shi)。

　　12、配微(wei)地址發生器(qi)模(mo)塊和微(wei)地址顯示模(mo)塊、微(wei)地址控制模(mo)塊。

　　13、配數據總(zong)線顯示模塊，用于顯示數據總(zong)線上(shang)的(de)動態數據。

　　14、配(pei)總線(xian)(xian)地址(zhi)顯(xian)示(shi)模塊，用于顯(xian)示(shi)地址(zhi)總線(xian)(xian)上(shang)的動態地址(zhi)。

　　15、配有一個雙向通用移位寄存器，以實(shi)現邏輯移位功能。

　　16、具有(you)超(chao)前(qian)進位控制邏(luo)輯。

　　17、配有指令寄存器和地址寄存器。

　　18、主機上設(she)計有二(er)片(pian)大規模 CPLD 和(he)強51單片(pian)機作為整機的主控器件，可(ke)以在自動方(fang)式下(xia)完成全(quan)部部件實(shi)驗和(he)整機模型機設(she)計實(shi)驗。

　　19、配有并行I/O接口(kou)電路8255，實現(xian)帶(dai)輸入輸出接口(kou)的(de)模型機的(de)設計。

　　20、配(pei)有(you)定時(shi)/計數器接口電(dian)路(lu)8253。實現帶定時(shi)/計數器功能(neng)的模型機的設(she)計。

　　21、配有中斷(duan)控制器8259。實現帶中斷(duan)功(gong)能的(de)(de)模型機(ji)的(de)(de)設(she)計)。

　　22、配有雙端口存儲(chu)器IDT713200。

　　23、模(mo)數(shu)A/D和數(shu)模(mo)D/A轉(zhuan)換電路，實現(xian)數(shu)模(mo)和模(mo)數(shu)的轉(zhuan)換(C9JH有(you))。

　　24、配置(zhi)ALTERA EPM240核心(xin)模(mo)塊，實(shi)現具(ju)備多功能復雜模(mo)型機(ji)的設(she)計實(shi)驗。

　　25、創新自(zi)設計計算機體系結構實驗模(mo)塊(一個實驗室配1-2套)

　　1)USB設備(bei)開發(fa)與接口(kou)模塊：包含USB核(he)心器件CY7C68013(含8051內核(he))、串行EEPROM 24LC01B 、SRAM HY62WT081E、EPM3064ATC100、數據(ju)總線開關 SN74CB3Q3245、鎖存(cun)器 74VHC373、方口(kou)USB接口(kou)。

　　2)平(ping)臺接(jie)(jie)口控制(zhi)用CPLD模(mo)塊：包含EPM3512AQC208主芯片、備(bei)頻器DS1080L、JTAG下載接(jie)(jie)口等(deng)。

　　3)CPU或(huo)IP Core用FPGA模塊(kuai)：包含核心器件EP1C12Q240C8、配置芯(xin)片EPCS4、JTAG下載接口(kou)等。

　　26、實驗(yan)(yan)的連(lian)接(jie)：模塊(kuai)間實驗(yan)(yan)線(xian)路(lu)的連(lian)接(jie)：全部信號(hao)采用排線(xian)連(lian)接(jie)，操作(zuo)簡便，實驗(yan)(yan)導線(xian)連(lian)接(jie)穩定可靠。

　　27、機箱：堅(jian)固型鋁合(he)金框(kuang)架，厚實的 ABS 塑料包角，參考(kao)外形尺寸 480×360×150mm。

　　四(si)、軟件技術指標(biao)

　　1、實驗系(xi)統集成動態調(diao)試運(yun)行軟件。

　　2、詳盡的CAI課件,能將實(shi)驗原(yuan)理、實(shi)驗目的、芯(xin)片、查詢等功(gong)能集(ji)于一體(ti),便于多媒體(ti)教學;

　　3、強的(de)程(cheng)序(xu)和微(wei)程(cheng)序(xu)調(diao)試功能，有(you)單步(bu)、斷點和連續等運行方式。

　　4、有程序和(he)微程序讀寫功能。

　　5、以(yi)彩色流程(cheng)圖方式全程(cheng)監視程(cheng)序的運行(xing)狀態和運行(xing)結果。

　　6、 用debug讀寫存貯菜單，對寄(ji)存器進(jin)行(xing)輸(shu)入數據和參數設置以及讀出(chu)(chu)目標輸(shu)出(chu)(chu)信息。

　　五、實驗項目(全(quan)部提供源程序)

　　1、基礎實驗

　　1)8位算術邏輯(ji)運算實驗

　　2)帶進位(wei)控制8位(wei)算(suan)術邏(luo)輯運算(suan)實驗

　　3)16位算術邏輯運算實(shi)驗

　　4)移(yi)位運算器(qi)實驗

　　5)存儲(chu)器(qi)實驗

　　6)微控(kong)制器(qi)實驗

　　2、設(she)計性實驗

　　1)總線控制(zhi)實驗

　　2)硬布線控(kong)制器實驗(yan)

　　3)乘法器設計實驗(yan)

　　4)FIFO先進(jin)先出存儲器實驗(yan)

　　5)數據通路實驗

　　6)基(ji)本模型機的設計與實現(xian)

　　7)擴展8255并行口實驗(yan)

　　8)擴展8253定時/計(ji)數器實(shi)驗

　　9)擴展8259中斷控制器實(shi)驗

　　10)擴展(zhan)0809 AD轉換實驗

　　11)擴展(zhan)0832 DA轉換(huan)實驗

　　12)擴(kuo)展雙端口存儲(chu)器IDT713200實驗

　　3、綜合設計應用(yong)實驗(yan)

　　1)帶移位運算的(de)模型機的(de)設計(ji)與實現

　　2)復雜模(mo)型機(ji)的設計(ji)與實(shi)現

　　3)可重構(gou)原理計算(suan)機組(zu)成設計實驗(yan)

　　4)基于CISC和(he)RISC處(chu)理器構成的實驗計(ji)算機(ji)的設計(ji)與(yu)實現

　　5)用(yong)大規模芯(xin)片在模型(xing)機(ji)的基礎上(shang)設計一個(ge)8位輸(shu)(shu)入輸(shu)(shu)出并行接口芯(xin)片8212。

　　6)基于流水技術構成模型計算機的實驗

　　六、實驗(yan)箱配置表